±0.5°：MT6825的PCB布局与抗干扰设计

MT6825数据手册给出的角度误差典型值是正负0.5度，但这个数字是在规定条件下测出来的。磁铁偏心偏大、气隙随意、PCB布局潦草、输出走线不讲究，都会让实际读数偏离手册水平。芯片本事再好，板子做砸了也白搭。本文从误差来源、供电、传感区布局、磁路安装和输出走线几个方面，讲讲怎样把这正负0.5度真正落到产品上。

艾毕胜提供麦歌恩MT6825IC

一、先分清楚：哪些误差是芯片给的，哪些是板子丢的

据MT6825数据手册Rev1.8，角度误差INL的典型值为正负0.5度，测试条件是25摄氏度、无偏心；而最大正负1.0度是全温区叠加最大气隙、最大偏心条件下的包络值。这句话反过来读很重要：手册的最差值已经为安装公差预留了余量，但余量是用一分少一分，偏心从0.1毫米做到0.3毫米，误差就往上限方向走。剩下的指标是芯片本征的：DNL正负0.01度，瞬态噪声0.005度rms，迟滞约0.022度。板子要做的事，是别在这些本征误差之外再额外添乱。

二、供电与去耦：别让电源噪声混进角度

MT6825的供电范围为3.0V到5.5V，标称3.3V到5.0V，典型工作电流10毫安、最大15毫安，看起来负担不重，但SPI时钟最小周期64纳秒，约合15.6MHz，数据翻转速度很快。电源走线若又细又长，去耦电容放得离引脚很远，时钟边沿在电源轨上激起的瞬态电流就会形成压降波动，进而耦合进内部的角度解算电路。工程上建议在芯片电源引脚就近放置去耦电容，电源线走向短而宽，数字部分的回流路径不要穿过传感区。另外MT6825的ESD防护为HBM正负2千伏、CDM正负1千伏，属于静电敏感器件，拿取和焊接环节按常规防静电流程处理即可，无需额外特殊工序。

还要注意数字地与传感区地的分割方式。芯片内部既有角度解算的敏感模拟部分，也有SPI、ABZ这些数字输出的驱动部分，布线时让数字电流的回流就近返回地平面，不要让回流路径穿过芯片正下方的传感敏感区，否则数字翻转噪声会以地弹的形式串进解算电路。上电建立时间最大16毫秒，系统上电时序设计时把这16毫秒预留进去，开机立刻读角度就不会读到尚未稳定的值。

三、传感区布局：磁铁正下方最金贵

AMR测的是磁场方向，芯片正面就是敏感区。PCB设计时，传感区域正下方和紧邻的层内，尽量避免走高速时钟和数据走线，避免铺大段无回流约束的铜面；电路板装进电机端盖后，芯片正上方到磁铁之间的空间，不要安排开关电源、电感、大电流相线这类强干扰源。电机相线流过的大电流本身就是一个杂散磁场源，它叠加在磁铁的主磁场上，会改变芯片看到的磁场方向，解算出的角度自然跟着偏。把动力线布置在板子的另一侧、与传感区拉开距离，是代价最小的抗干扰手段。如果空间允许，芯片下方的PCB层间保持完整地平面，既为信号提供回流路径，也对外界电场干扰有一定屏蔽作用；电机的动力线束与编码器线束分开走线、分开固定，是机柜布线时最便宜也最有效的一条纪律。

磁铁这一端同样要管住。芯片上方使用沿直径对极充磁的圆柱磁铁，推荐直径10毫米、厚度2.5毫米，气隙不超过3毫米，偏心不超过0.3毫米，芯片表面磁感应强度保持在30到1000mT区间内。宽温场合还要选对磁材：钕铁硼温度系数约负0.12%每度，钐钴约负0.035%每度，温差大的工业现场优先选钐钴，温度带来的磁衰减对角度的影响就小得多。

四、输出走线与校验：把风险兜住

TSSOP-16封装下MT6825引出了差分负A、负B、负Z三路信号。当编码器装在电机尾部、控制器在柜门里，信号线要走过机柜内部时，差分对是首选接法：两根线平行等长地走，现场的共模干扰在接收端被差分电路抵消，信号完整性明显好于单端。短距离板内连接则单端即可。SPI走线遵循高速数字设计的常规要求，路径尽量短，SCK、MOSI、MISO不要跨越不同地平面分割区。

最后一道保险在协议和诊断层。MT6825的SPI帧内带双偶校验位PC1和PC2，接收端每帧都应当做校验，校验不通过就丢弃重读；独立ERROR引脚在磁场不足或超速时变高，建议直接接到MCU的外部中断上，配合帧内的弱磁位和超速位，磁铁脱落、气隙超标这类隐性故障就能在调试期和运行期第一时间暴露。差分走线的线长尽量缩短，Z脉冲作为每圈一次的零位基准，长线传输时尤其要保证它不被抖动淹没；软件侧把双偶校验和ERROR脚纳入上电自检流程，批量出货前逐台扫一遍，磁路装歪的批次问题在产线上就能拦下。

正负0.5度不是写在手册上就自动兑现的：电源干净、传感区避让干扰源、磁铁装正装平、差分走线用到位、校验和ERROR全部启用，每个环节守住一分，手册上的典型误差才会变成产品上的实际误差。按本文的要点布局，MT6825的精度余量才真正属于你。本文来自深圳市艾毕胜电子有限公司，提供麦歌恩磁性编码器芯片和无刷马达驱动板定制服务

审核编辑 黄宇